韩国三级一区-韩国三级香港三级日本三级la-韩国三级香港三级日本三级-韩国三级视频网站-日韩欧美一及在线播放-日韩欧美一二三区

首頁|必讀|視頻|專訪|運營|制造|監管|大數據|物聯網|量子|元宇宙|博客|特約記者
手機|互聯網|IT|5G|光通信|人工智能|云計算|芯片|報告|智慧城市|移動互聯網|會展
首頁 >> 芯片 >> 正文

芯片三巨頭發力“CFET”,為埃米時代鋪路

2024年6月3日 16:32  愛集微  作 者:陳炳欣

日前,臺積電資深副總經理暨副共同首席運營官張曉強在2024技術論壇上宣布,臺積電已成功集成不同晶體管架構,在實驗室做出CFET(互補式場效應晶體管)。張曉強指出,CFET預計將被導入下一代的先進邏輯工藝。CFET是2nm工藝采用的納米片場效應晶體管(NSFET,也稱為環柵或 GAA)架構后,下一個全新的晶體管架構。從14nm導入三維FinFET(鰭式場效應晶體管)起,人們已將摩爾定律推進到3nm節點,明年即將量產的2nm芯片將全面轉向GAA架構。與此同時,人們也在積極儲備下一代的芯片技術力量。全新的CFET架構或將成為埃米時代的主流架構。

芯片三巨頭發力下一代晶體管

CFET 作為一種晶體管垂直堆疊CMOS工藝,于 2018 年由比利時微電子研究中心(IMEC)提出。人們普遍認為,CFET將會被用于未來更為尖端的埃米級制程工藝。根據此前IMEC公布的技術路線圖,憑借CFET,芯片工藝技術在2032年將有望進化到5埃米(0.5nm),2036年有望實現2埃米(0.2nm)。

因此,不僅是臺積電,還包括三星、英特爾在內的芯片三巨頭,都對CFET的開發給予高度重視。英特爾是三家中最早演示CFET的,早在2020年就在由IEEE電子器件協會主辦的IEEE IEDM會議上發布了早期版本,其圍繞 CFET 制造的最簡單電路(inverter)做了多項改進。英特爾組件研究小組首席工程師Marko Radosavljevic表示:“inverter是在單個鰭片上完成的。在最大縮放比例下,它將是普通CMOS逆變器尺寸的50%。”此外,英特爾還通過將每個器件的納米片數量從2個增加到3個,將兩個器件之間的間距從50 nm減小到30 nm。

三星對CFET的開發也很積極。在當時的會議上,三星演示了48nm和45nm接觸式多晶硅間距 (CPP) 的結果。三星成功的關鍵在于能夠對堆疊式pFET和nFET器件的源極和漏極進行電氣隔離,這使設備的產量提高了80%。

臺積電在2023年歐洲技術研討會期間表示,CFET 晶體管現已在臺積電實驗室中進行性能、效率和密度測試,同時強調將p型和n型FET集成到單個器件中,CFET需要使用高數值孔徑EUV光刻機來制造。隨著臺積電近日宣布在實驗室做出CFET,三大芯片巨頭之間的研發競賽將變得更為激烈。

當然,除芯片三巨頭之外,其他國家和地區的企業和研究機構也在積極參與CFET的開發與研制。有報道稱,中科院微電子所集成電路先導工藝研發中心殷華湘/吳振華研究團隊利用業界主流的Design-Technology Co-optimization(DTCO)方法全面探索了CFET的器件架構優勢,提出了新型混合溝道CFET(Hybrid Channel Complementary FET,HC-CFET)結構設計和集成方案。該成果發表在2022年的《電氣和電子工程師協會電子器件學報》期刊上。日本產業技術綜合研究所與中國臺灣半導體研究中心(TSRI)等,也在合作開發CFET相關的課題。

CFET架構2032年超越1nm節點

所有的現代計算機芯片都是由晶體管組成的。經典的平面晶體管結構都包含一個柵極、一個源極和一個漏極,并排列在一個二維平面上。當人們對柵極施加一個電壓,柵極就會打開,電流從源極流向漏極,電路就會導通。這是現代計算機芯片最基礎的結構。

但隨著晶體管的尺寸不斷縮小,特別是溝道的尺寸也隨之縮小,人們面臨的問題也隨之增加,比如漏電就是其中之一。人們的解決方案是改變晶體管的結構——從二維平面變為三維立體,FinFET架構就是在這個背景下被提出,其基本上仍然采用平面晶體管結構,但將導電溝道向上拉伸為垂直鰭片,以改善漏電問題。

2011年,英特爾推出了首款商用的FinFET結構芯片。幾年后,三星和臺積電也開始生產16nm和14nm FinFET芯片。此后,先進工藝一直基于FinFET架構在發展,一直延續到當前的5nm和3nm。

然而目前FinFET技術已經達到極限,高漏電問題再次困擾著人們。為了進一步縮小晶體管、解決并降低成本,整個行業正在轉向GAA技術。臺積電已經確定將在其N2工藝節點上轉向 GAA,計劃在2025年初開始生產基于GAA架構的芯片。首批芯片預計將用在新一代蘋果iPhone手機上。

平面晶體管的導電溝道只在表面,FinFET的導電溝道在三面,柵極則環繞在導電溝道周圍。與原始平面晶體管相比,FinFET更緊湊,因此使用FinFET,人們現在能夠將工藝節點向下進一步延伸。CFET的變化更大,其目的是在單一集成工藝中將n型(nFET)和p型(pFET)晶體管堆疊在一起。這種設計有望將晶體管密度提高近一倍,同時三維疊層設計可以縮短晶體管之間的距離,優化電氣特性,從而提高整體性能,為摩爾定律的下一階段鋪平道路。

量產難度與成本增加不容忽視

如果說2nm芯片將全面轉向CAA架構,那么CFET將成為埃米時代的技術。IMEC CMOS總監Naoto Horiguchi在國際電子器件會議(IEDM) 演講時表示:“僅使用CAA來縮放CMOS器件是非常困難的!薄敖柚 CFET,我們可以繼續器件擴展,然后可以將其與Chiplet和先進封裝等其他技術相結合,以提高芯片性能。CFET正在為器件的持續擴展開辟一條道路!盜MEC 預計,CFET架構將在2032年左右超越1nm節點。

當然CFET面臨的問題還有很多,特別是未來量產過程中,CFET的制造將更加困難。一方面CFET架構比CAA架構的3D結構更高,結構縱橫比的增加將帶來更大的制造挑戰;另一方面,CFET需要非常高的摻雜劑激活,需要非常低的接觸電阻率,需要為CFET提供特殊的高k/金屬柵極,而且這些都必須在非常高的堆疊結構中完成。

臺積電表示,CFET架構的重大挑戰可能會導致工藝復雜性和成本增加!盀榱丝朔@些挑戰,必須仔細選擇集成方案,以降低工藝復雜性,并最大限度地減少對新材料和工藝能力的要求!迸_積電器件架構開拓總監Szuya Liao表示,“參與早期 EDA/流程工具開發,為重大設計變更做好準備也很重要。”

編 輯:章芳
聲明:刊載本文目的在于傳播更多行業信息,本站只提供參考并不構成任何投資及應用建議。如網站內容涉及作品版權和其它問題,請在30日內與本網聯系,我們將在第一時間刪除內容。本站聯系電話為86-010-87765777,郵件后綴為#cctime.com,冒充本站員工以任何其他聯系方式,進行的“內容核實”、“商務聯系”等行為,均不能代表本站。本站擁有對此聲明的最終解釋權。
相關新聞              
 
人物
中國電信董事長柯瑞文:天翼云作為國家云已經越過向智能云發展的拐點
精彩專題
CES 2024國際消費電子展
2023年信息通信產業盤點暨頒獎禮
飛象網2023年手機評選
第24屆中國國際光電博覽會
CCTIME推薦
關于我們 | 廣告報價 | 聯系我們 | 隱私聲明 | 本站地圖
CCTIME飛象網 CopyRight © 2007-2024 By CCTIME.COM
京ICP備08004280號-1  電信與信息服務業務經營許可證080234號 京公網安備110105000771號
公司名稱: 北京飛象互動文化傳媒有限公司
未經書面許可,禁止轉載、摘編、復制、鏡像